Quiz 4
Computer Architecture Quiz
Test your knowledge on computer architecture and performance! This comprehensive quiz features 31 questions covering various topics including instruction dependencies, cache memory, and pipeline structures.
Great for students, teachers, and professionals alike, the quiz aims to enhance your understanding with:
- Multiple choice questions
- Checkboxes for detailed answers
- Ranking and categorization of concepts
? Instrucțiunea ADD R7 R3 R4 depinde RAW de instrucțiunea precedentă:
MULT R7 R1 R2
MULT R1 R2 R7
MULT R1 R2 R3
MULT R3 R2 R1
MULT R2 R1 R3
? Cel mai peformant predictor static este
Predictorul BTFNT (Backward Taken Forward Not Taken)
Predictorul hibrid
Predictorul BNTFT (Backward Not Take Forward Taken)
Predictorul Always Not Taken
Predictorul statistic
Predictorul Always Taken
? Dependențele de control se gestionează prin:
Predicația salturilor
Redenumirea registrelor
Mărirea numărului de niveluri pipeline
Avansarea datelo
Predicția salturilor
Multiplicarea resurselor hardware
? Etichetaţi componentele principale ale arhitecturii Harvard de calculator. Atenţie la direcţia conexiunilor
Na belea
? O memorie cache de 32 KB cu asociativitate partiala de 2 căi este folosită de un procesor ce operează cu date de 128 biți pentru optimizarea accesului la memoria principală folosind blocuri de memorie de 8 cuvinte de date. Câte linii de memorie cache are fiecare cale?
128
16
32
256
512
64
? Resursele comune firelor de execuție ce rulează în paralel pe un procesor multithreading sunt:
Setul de registre
Numărătorul de program (PC)
Memoria principală
Unitatea de execuție
Registrele pipeline
Setul de instrucțiun CISC este caracterizat de:
Număr mic de instrucțiuni
Operații aritmetico-logice simple
Număr mare de registre de uz general
Instrucțiuni cu lungimi diferite
Multiple moduri de adresare a memoriei
Instrucțiuni aritmetico-logice cu operanzi din memorie
Cel mai simplu predictor static este
Predictorul Always Taken
Predictorul BNTFT (Backward Not Take Forward Taken)
Predictorul hibrid
Predictorul Always Not Taken
Predictorul BTFNT (Backward Taken Forward Not Taken)
Predictorul statistic
Memoria cache cu timpul de acces cel mai mic este cea cu
Corespondență directă (direct-mapped)
Mai multe căi (multi-way)
Asociativitate totală (fully-associative)
Dacă destinația instrucțiunii curente este identică cu sursa instrucțiunii precedente, cele două instrucțiuni
Depind RAW una de cealaltă.
Depind WAR una de cealaltă.
depind WAW una de cealaltă.
Sunt independente.
Memoria cache cu implementarea cea mai simplă este cea cu
asociativitate totală (fully-associative)
Corespondență directă (direct-mapped)
C. Mai multe căi (multi-way)
Un procesor pipeline are 5 niveluri: Fetch -> Read -> Execute 1 -> Execute 2 -> Write-back Dacă se dorește implementarea avansării datelor, care sunt nivelurile pipeline de la ieșirea cărora poate fi preluat operandul pe care teoretic nivelul Read îl citește din registre?
Read
Execute 1
Execute 2
Fetch
Write-back
Dependențele gestionate de un procesor VLIW sunt:
Dependența de date RAR
Dependența de date RAW
Dependența de control
dependența de date WAR
niciuna
Dependența de date WAW
Procentul instrucțiunilor de salt din secvența dinamică de instrucțiuni a unui program este de circa:
1%
50%
25%
5%
10%
2.5%
Un procesor cu pipeline ce are 4 niveluri, va procesa o secvență de 15 instrucțiuni în
15 perioade de ceas
19 perioade de ceas
4 perioade de ceas
20 perioade de ceas
60 perioade de ceas
18 perioade de ceas
Procesorul superscalar este caracterizat prin:
Inițierea execuțiiei instrucțiunilor în afara ordinii (out-of-order issue)
Absența dependențelor între instrucțiuni
Planificarea dinamică a instrucțiunilor
Planificarea statică a instrucțiunilor
Inițierea execuțiiei instrucțiunilor în ordine (in-order issue)
Plasaţi în ierarhia de memorie elementele acesteia pe poziţiile corespunzătoare.
Execution Unit
Setul de registre
L1 cache
L2 cache
Memoria principală
Hard-disk
Denumiţi nivelurile de pipeline conform ordinii etapelor de procesare a instrucţiunilor
FETCH
DECODE
READ
EXECUTE
WRITE-BACK
Care este cea mai rapidă memorie cache în combinație cu bufferul de translatare (TLB)?
memoria cache cu adresă virtuală
memoria cache cu adresă fizică
memoria cache cu indexare virtuală și etichetă fizică
Poziţionaţi bufferul de instrucţiuni şi blocul de citire din setul de registre în traseul unei instrucţiuni prin procesorul cu planificare centralizată (Thornton)
Fetch
Instruction buffer
Register read
Execution
În estimarea timpului de execuție al unei secvențe dinamice de N instrucțiuni pe un calculator ce procesează o instrucțiune în CPI cicluri de ceas, N * CPI * Tck, precizați care din cei trei parametri este cel mai mult inflențat de Arhitectura setului de instrucțiun, microarhitectura procesorului, tehnologia de fabricatie
N
CPI
Tck
Frecvența maximă a ceasului unui procesor pipeline este limitată de:
Timpul de propagare al celui mai lent nivel
Timpul de propagare al celui mai rapid nivel
Timpul de acces al memoriei principale
Timpul de acces al memoriei cache
Numărul de niveluri de pipeline
Numărul de unități de execuție
Resursele separate ale fiecărui fir de execuție ce rulează în paralel pe un procesor multithreading sunt:
Numărătorul de program (PC)
Unitatea de execuție
Memoria principală
Setul de registre
Registrele pipeline
Dependențele naturale de date se pot gestiona prin:
Avansarea datelor
Redenumirea registrelor
Multiplicarea resurselor hardware
Predicația salturilor
Mărirea numărului de niveluri pipeline
Predicția salturilor
Microarhitectura Thornton este caracterizată prin:
Planificarea dinamică distribuită a instrucțiunilor
Inițierea execuțiiei instrucțiunilor în ordine (in-order issue)
Planificarea statică a instrucțiunilor
Planificarea dinamică centralizată a instrucțiunilor
Inițierea execuțiiei instrucțiunilor în afara ordinii (out-of-order issue)
Dependențele gestionate un procesor superscalar sunt:
Niciuna
Dependența de date WAW
Dependența de control
Dependența de date RAW
Dependența de date WAR
dependența de date RAR
Setul de instrucțiun RISC este caracterizat de:
Instrucțiuni aritmetico-logice cu operanzi din memorie
Instrucțiuni cu lungimi diferite
Multiple moduri de adresare a memoriei
Număr mare de registre de uz general
Operații aritmetico-logice simple
Număr mic de instrucțiuni
Predictorul BTFNT (Backward Taken Forward Not Taken) este un
Predictor adaptiv
Predictor multiplu
Predictor dinamic
Predictor static
Predictor statistic
Predictor hibrid
{"name":"Quiz 4", "url":"https://www.quiz-maker.com/QPREVIEW","txt":"Test your knowledge on computer architecture and performance! This comprehensive quiz features 31 questions covering various topics including instruction dependencies, cache memory, and pipeline structures.Great for students, teachers, and professionals alike, the quiz aims to enhance your understanding with:Multiple choice questionsCheckboxes for detailed answersRanking and categorization of concepts","img":"https:/images/course3.png"}