Partial PS

A detailed illustration of a digital signal processing architecture, showing various components such as ALU, memory modules, and signal flow in a visually appealing and educational style.

Signal Processing Knowledge Quiz

Test your understanding of signal processing concepts with our comprehensive quiz designed for both beginners and experts. Covering a wide range of functional requirements, architecture types, and operational techniques, this quiz will enhance your knowledge and reinforce critical notions in digital signal processing.

Key topics include:

  • Functional Requirements of Signal Processors
  • Numerical Representation in Fixed and Floating Point
  • Memory Architecture Types
  • Arithmetic Operations and Control Signals
50 Questions12 MinutesCreated by AnalyzingWave423
Care sunt cerintele functionale generale ale procesoarelor de semnal:
Executarea unui volum mare de operatii aritmetice si logice simple si repetitive
Suport pentru CAD rapide, deoarece majoritatea semnalelor de intrare sunt analogice
Viteza mare de procesare, pentru a asigura executia in timp real
Asigurarea unei precizii mari de prelucrare
Emularea functionarii in virgula mobila are rolul de a obtine urmatoarele avantaje:
Cresterea preciziei si a gamei dinamice
Reducerea preciziei si cresterea gamei dinamice
Cresterea preciziei si reducerea gamei dinamice
Reducerea preciziei si a gamei dinamice
Care din afirmatiile urmatoare sunt adevarate:
Deoarece multiplicarea este operatia principala in PDS, procesoarele digitale de semnal realizeaza multiplicarea intr-un singur ciclu masina
Exista procesoare cu doua cai de date: una in virgula fixa si una in virgula mobila
Calea de date la procesoarele in virgula fixa este identica cu cea a procesoarelor in virgula mobila
Procesoarele digitale de semnal nu permit operatii de multiplicare-acumulare in acelasi ciclu masina
Arhitectura memoriei la procesoarele de semnal este:
O singura arie de memorie si pentru date si pentru instructiuni
De tip Von Neumann
Impartita in blocuri de memorie separate pentru date si pentru instructiuni
De tip Harvard
In cazul procesoarelor in virgula fixa, datele pot fi reprezentate:
Doar valori binare in intervalul [-2,2]
Doar numere binare pe 16 biti
Sub forma de numere fractionare in intervalul [-1,1]
Sub forma de numere intregi (cu sau fara semn)
Starile de asteptare pot avea urmatoarele cauze:
Folosirea unor memorii lente
Impartirea magistralei cu alte dispozitive
Memorie cache pentru secvente de instructiuni
Aparitia unor conflicte la accesarea resurselor
Caracteristicile memoriilor cu acces multiplu sunt:
Sunt mai eficiente decat folosirea mai multor blocuri de memorii separate
Cu instructiuni speciale, se pot executa in paralel operatii de scriere si operatii de citire
Se pot realiza, in cazul unui singur ciclu instructiune, doua cicluri de acces la memorie
Au cel putin doua porturi de acces la memorie
In cazul procesoarelor in virgula fixa, daca exista necesitatea ca anumite operatii sa fie executate in virgula mobila, se apeleaza la urmatoarea solutie:
Emularea software a operatiilor in virgula mobila, cu ajutorul bibliotecilor software
Folosirea unui grup de numere cu aceleasi mantise, dar cu exponenti diferiti
Micsorarea gamei dinamice si a preciziei
Folosirea unui grup de numere cu aceiasi exponenti, dar cu mantise diferite
Caracteristicile procesoarelor de semnal sunt:
Arhitectura multiacces a memoriei care presupune multiple accesari la memorie intr-un singur ciclu instructiune
Operatie rapida de multiplicare si acumulare (MAC) intr-un singur ciclu instructiune
Moduri de adresare specializate
Arhitectura multiacces a memoriei care presupune o singura accesare la memorie in mai multe cicluri instructiune
In cazul procesoarelor in virgula fixa, principala diferenta intre aritmeticile pentru numere intregi si cele pentru numere fractionare este:
Numarul de pini ai capsulei procesorului
Dimensiunea memoriei externe
Complexitatea circuitelor hardware
Modul de manipulare a rezultatului multiplicarilor
Ciclurile hardware mono-instructiune dezactiveaza intreruperile.
False
True
O deplasare aritmetica la dreapta:
Insereaza un zero in pozitia celui mai putin semnificativ bit
Insereaza un zero in pozitia celui mai semnificativ bit
Copiaza bitul de semn in cel mai semnificativ bit
Copiaza bitul de semn in cel mai putin semnificativ bit
Printre cele mai comune abordari pentru executia ciclurilor hardware impricate nu se regaseste si:
Imbricare directa
Imbricare partiala
Imbricare software
Imbricare hardware
Rezultatul produs de ALU sau de multiplicator este preluat de:
Registrii de uz general
Registrii de bucla
Registrii de acumulatori
Registrii pentru adresa
Saltul ce se executa la adresa specificata mereu este:
Conditionat
Neconditionat
Salt intarziat cu anulare
Relativ la PC
Un divizor de ceas de 4 biti permite frecventei ceasului principal sa fie impartita in:
4 valori
8 valori
16 valori
20 valori
Ce solutie de eficientizare a energiei include implementarea modului special de adormire pentru convertoarele A/D si D/A
Modurile adormit si asteptare
Controlul frecventei ceasului
Perifericele si controlul operatiilor I/O
Dezactivarea pinilor de iesire de ceas nefolositi
Figura prezinta o bucla pentru
Un FIR implementat in limbaj de asamblare cu cicluri asistate software
Un IIR implementat in limbaj de asamblare cu cicluri asistate software
Un FIR implementat in limbaj de asamblare cu cicluri asistate hardware
Un IIR implementat in limbaj de asamblare cu cicluri asistate hardware
In figura este reprezentat un semnal de sincronizare de:
Cadre de tip "bit lenght" si cuvinte multiple de date per cadru
Cadre de tip "bit lenght" si un singur cuvant de date per cadru
Cadre de tip "word lenght" si cuvinte multiple de date dep cadru
Cadre de tip "word lenght" si un singur cuvant de date per cadru
Adancimea pipeline-ului din figura este:
1
2
3
4
Schema de compresie A-law este folosita in:
SUA
Europa
Portul dedicat pentru conexiunea cu un microprocesor de uz general sau cu un alt DSP este denumit:
Port I/O de bit
Port gazda
Port paralel
Circuit timer
Semnalul de ceas este de tip:
Sinusoidal
Dreptunghiular
Triunghiular
Trapezoidal
Cu cat perioada tactului este mai mare, cu atat echipamentul consuma mai multa energie.
False
True
Intreruperile generate de timere sunt:
Intreruperi de la linii externe
Intreruperi software
Intreruperi de la perifericele incorporate
Intreruperi de tip "trap"
Pentru corectia erorilor se folosesc:
Instructiuni de manipulare a bitilor
Instructiuni pentru virgula mobila pe bloc
Instructiuni de impartire iterativa
Instructiunile de activare si dezactivare a intreruperilor
In cazul interfetelor seriale asincrone datele nu sunt insotite de un semnal de ceas suplimentar:
False
True
Schema de compresie U-law (legea miu) este folosita in:
SUA
Europa
Printre bitii de stare nu se regaseste si:
Un bit de zero
Un bit de minus
Un bit de depasire
Un bit de salt
Care tip de stiva salveaza automat registrii cheie ai procesorului intr-un singur ciclu?
Shadow registers
Stiva Hardware
Stiva Software
Stiva FIFO
Ce tip de port nu este regasit in arhitectura din figura:
Port serial cu multiplexare prin divizare timpului
Port paralel cu gazda
Port serial cu buffer
Port serial de comunicatie
Memoria B este de tip:
Uni-port
Dublu-port
Tri-port
Arhitectura Harvard are:
Memorie pentru instructiuni si memorie pentru date
Memorie pentru instructiuni si date si memorie pentru instructiuni
Memorie pentru instructiuni si date
Primele 2 raspunsuri
In urma efectuarii operatiei A0=A0+R2*++R6, valoarea registrului R2 devine:
0x113
0x105
0x1FE
0x115
Organizarea memoriei din imagine are structura de tip:
Harvard
Von Neumann
Cu acces multiplu
Multi port
In reprezentarea datelor in virgula fixa cu aritmetica fractionara, 01010000 devine:
0.5
0.75
0.625
0.875
Daca valoarea initiala a lui A0 este 5, cat devine in urma efectuarii operatiei A0=A0 + *R7--
9
4
8
7
Rezultatul operatiei 16 modulo 5:
0
1
2
3
Daca valoarea initiala a lui A0 este 5, cat devine valoarea registrului R3 in urma efectuarii operatiei A0=A0+*R3++
12
0xFE
8
0x100
Aplicand operatia de rotunjire convergenta pastrand 6 biti, valoarea 11101010 devine:
101010
111011
111001
111010
Instructiunea A0=A0+*R1-- este de tip:
Adresare indirecta cu registru cu pre-incrementare
Adresare indirecta cu registru cu pre-decrementare
Adresare indirecta cu registru cu post-incrementare
Adresare indirecta cu registru cu post-decrementare
DMA este o tehnica cu ajutorul careia datele pot fi transferate in si din memoria interna a procesorului
Cu ajutorul acestui
Fara ajutorul acestuia
Cati biti de garda are figura de mai jos?
0
2
4
6
Memoria dinamica (DRAM) este mai rapida decat memoria statica (SRAM)
False
True
Numarul in virgula mobila 01001011 cu mantisa pe 5 biti si exponent pe 3 biti este:
2.5
4
4.5
5
In urma executarii instructiunii: A0 =DM(0x102), valoarea registrului AX0 devine:
6
0x102
5
0x110
Aplicand operatia de rotunjire convergenta pastrand 4 biti, valoarea 10100101 devine:
0101
1010
1011
1101
Procesoarele de semnal pot executa mai multe operatii de citire sau de scriere din/in memorie intr-un ciclu masina:
True
False
Numarul in virgula mobila 1010001 cu mantisa pe 5 biti si exponent pe 3 biti este:
-2.5
-2
-1.5
-3
Cati biti de garda ofera arhitectura urmatoare:
4
6
8
10
{"name":"Partial PS", "url":"https://www.quiz-maker.com/QPREVIEW","txt":"Test your understanding of signal processing concepts with our comprehensive quiz designed for both beginners and experts. Covering a wide range of functional requirements, architecture types, and operational techniques, this quiz will enhance your knowledge and reinforce critical notions in digital signal processing.Key topics include:Functional Requirements of Signal ProcessorsNumerical Representation in Fixed and Floating PointMemory Architecture TypesArithmetic Operations and Control Signals","img":"https:/images/course8.png"}
Powered by: Quiz Maker