SEP
DSP Architecture Knowledge Quiz
Test your understanding of Digital Signal Processors (DSPs) through this comprehensive quiz. Dive into various aspects of DSP architecture, assembly language programming, and the intricacies of instruction sets.
- Assess your knowledge on addressing modes and instruction characteristics.
- Explore concepts like pipeline hazards and data handling mechanisms.
Un vector de intrerupere:
Stabileste legatura intre sursa intreruperii si subrutina de tratare asociata
Are, de regula, o lungime de unul sau doua cuvinte si este localizat in zona inferioara de memorie
Este asociat fiecarei surse de intrerupere
Nu exista in cazul DSP-urilor
2) Din ce categorie de moduri de adresare face parte instructiunea „A6=A6+*R6”, care are ca efect adunarea valorii stocate la locatia de memorie indicata de continutul registrului R6 la valoarea stocata in registrul acumulator A6:
Adresare indirecta cu registru cu adresare modulo
Adresare indirecta cu registru cu pre sau post incrementare
Adresare indirecta cu registru cu indexare
Adresare indirecta cu registru
3) In cadrul DSP-urilor cu pipeline exista urmatoarele modele de programare care folosesc limbaj de asamblare:
A. Doar modelul de programare cu timp stationar
B. Doar modelul de programare cu date stationare
C. Modelul de programare cu timp stationar si modelul de programare cu date stationare
D. Nu exista astfel de modele de programare
4) Modul de adresare care foloseste un buffer circular de tip FIFO este:
A. Adresare indirecta cu registru cu adresare modulo
B. Adresare indirecta cu registru
C. Adresare indirecta cu registru cu pre sau post incrementare
D. Adresare indirecta cu registru cu indexare
5) Care din afirmatiile referitoare la setul de instructiuni de rotatie ale procesoarelor de semnal sunt adevarate:
A. Pot fi considerate operatii de deplasare circulara
B. Nu exista astfel de operatii la procesoarele de semnal
C. Operatiile de rotatie stanga/dreapta se executa cu un singur bit
D. Operatiile de rotatie stanga/dreapta se executa cu minim 2 sau 4 biti
6) Ortogonalitatea setului de instructiuni:
A. Nu exista in cazul DSP-urilor
B. Este influentata doar de gradul in care modurile de adresare sunt disponibile in mod uniform pentru diverse operatii efectuate de procesor
C. Nu poate fi masurata
D. Este influentata de consistenta si gradul in care modurile de adresare sunt disponibile in mod uniform pentru diverse operatii efectuate de procesor
7) In cazul procesoarelor de semnal, realizarea stivei poate fi efectuata prin urmatoarele metode
A. Niciunul din raspunsurile date
B. Stiva software cu registru de memorare al varfului stivei
C. Stiva hardware cu memorie RAM
D. Stiva cu set specializat de registre
8) Care dintre urmatoarele facilitati sunt specifice procesoarelor de semnal pentru executia buclelor?
A. Registre speciale pe post de contor de bucla
B. Buclare hardware pentru executia buclelor fara cicluri masina suplimentare
C. Sunt identice cu cele de la procesoarele de uz general
D. Instructiuni de salt (software)
9) Porturile gazda intalnite la procesoarele de semnal:
A. Lucreaza in regim DMA in mod uzual (data prezenta la port este scrisa automat in memoria procesorului de semnal fara a-l opri, cu sau fara intreruperi)
B. Sunt porturi seriale bidirectionale specializate de 8 biti sau de 16 biti
C. Nu poate fi folosit pentru a controla procesorul digital de semnal (nu poate sa-l forteze sa execute instructiuni sau rutine de serviciu de intrerupere, sa citeasca sau sa scrie registre/memoria, etc.)
D. Sunt porturi seriale unidirectionale nespecializare
10) Pipeline-ul mareste de obicei timpul de raspuns al procesorului la intreruperi:
A. Cand executia saltului nu exista
B. Cu cat executia saltului este mai intarziata
C. Cu cat executia saltului este mai rapida
D. Toate variantele sunt corecte
11) In cazul executiei instructiunilor de pipeline, hazardul poate fi eliminat prin:
A. Reordonarea instructiunilor prin incarcarea lor intr-un buffer de instructiuni si executia lor in mod dinamic
B. Hazardul din pipeline nu poate fi eliminat
C. Avansarea datelor (rezultatelor) intre instructiuni si intre etapele pipeline-ului
D. Eliminarea dependentei de date prin introducerea de NOP-uri intre instructiunile care depind de aceleasi date
12) Din ce categorie de moduri de adresare face parte instructiunea „MUL a”, care are ca rezultat AX=AL*a, unde AX si AL sunt registrele procesorului folosite implicit pentru operatia de inmultire si „a” este o variabila oarecare pe 8 biti:
A. Adresare directa la memorie
B. Adresare implicita
C. Adresare imediata
D. Adresare directa la registru
{"name":"SEP", "url":"https://www.quiz-maker.com/QPREVIEW","txt":"Test your understanding of Digital Signal Processors (DSPs) through this comprehensive quiz. Dive into various aspects of DSP architecture, assembly language programming, and the intricacies of instruction sets.Assess your knowledge on addressing modes and instruction characteristics.Explore concepts like pipeline hazards and data handling mechanisms.","img":"https:/images/course8.png"}