Wbudowane - zaliczenie
Embedded Systems Quiz
Test your knowledge on embedded systems with this comprehensive quiz designed for enthusiasts and professionals alike. Whether you're a student, a teacher, or a certification candidate, this quiz covers essential topics related to real-time systems, process management, and device interfacing.
Key Features:
- 47 challenging questions
- Multiple-choice format
- Instant feedback on your answers
Wywłaszczanie w systemach wbudowanych polega na wstrzymanie aktualnie wykonywanego zadania aby umożliwić działanie innemu zadaniu. Jakie korzyści daje wywłaszczanie:
Umożliwia bezkolizyjne blokowanie zadań odpowiedzialne za obsługę przerwań sprzętowych
Zabiera więcej czasu I zasobów na zachowanie aktualnego stanu ale umożliwia to szybkie wznowienie wywłaszczonego procesu
Zapewnia szybszą odpowiedź na nowe zdarzenie w systemie
Nie ingeruje w system przerwań
Funkcje systemowe w systemach wbudowanych wielowątkowych:
Zapewniają sterowanie przepływem danych pomiędzy aplikacją a plikami...
Wykorzystują przerwania do przekazywania sterowania...
Wszystkie odpowiedzi są prawidłowe
Przekazywania parametrów do funkcji ....
Hard real-time systems to system, który cechuje:
Planuje ograniczenia opóźnień w systemie dla zadań RT I non-RT;
Wymaga pamięci pomocniczej w celu organizacji bloków wymiany danych między procesami;
Umożliwia współpracę z systemami z podziałem czasu. (pdf)
Nie posiada pamięci wirtualnej
Blok kontrolny procesu PCB zawiera wiele informacji związanych z danym procesem, które obejmują:
Rejestry specjalne zależne od architektury mikrokontrolera
Informacje o planowaniu przydziału czasu procesora
Licznik rozkazów
Informacje o zarządzaniu pamięcią
Funkcje systemowe w systemach wbudowanych wielozadaniowych I wielowątkowych:
Wykonują operacje na deskryptorach systemowych
Po Luniksem dostępne są poprzez przerwanie SWI
Stanowią interfejs pomiędzy aplikacją użytkownika a jądrem systemu
Są dostarczane przez jądro systemu
Proces systemu wbudowanego posiada następujące atrybuty:
Pamięć (wirtualną), dane, unikalny PIO, timer systemowy, listę deskryptorów otwartych plików
Block PCB, który zawiera listę otwartych deskryptorów oraz informacje o zarządzaniu pamięcią
Block PCB, który zawiera Stan procesu, listę otwartych plików oraz listę używanych rejestrów specjalnych I instrukcji uprzywilejowanych
Block PCB, który zawiera Stan procesu, licznik rozkazów. Rejestry procesora oraz zaplanowane operacje we/wy
Jądro systemó czasu rzeczywistego stanowi swoiste społwem łączący cały system. Jego funkcje to – wskaż niepoprawną odpowiedź:
Wywołania jądra powoduje wykonywanie kodu w jądrze podczas komunikacji pc...
Wszystkie podsystemy, włączając uzytkownika komunikują się nawzajem używając mechanizmu przekazywania wiadomości...
Programy mają do czyniena z jądrem za pomocą specjalnych procedór bibliotecznych
Wywołania jądra są ....
Planista jako algorytm szeregujący rozwiązujący jedno z najważniejszych zagadnień programowania systemów czasu rzeczywistego:
Przydziela czas pracy procesora oraz dostęp do urządzeń we/wy dla procesów aperiodycznych
Planista długoterminowy wybiera procesy aktywne I ładuje je do kolejki procesów gotowych.
Wszystkie odpowiedzi są poprawne (pdf)
Planista krótkoterminowy wybiera jeden proces spośród procesów gotowych do wykonania I przydziela mu czas pracy procesora (przydziela procesor)
Inwersja priorytetów jako mechanizm ograniczają zjawisko zakleszczenia realiwowana jest poprzez algorytm:
CSP
FCFS
S/F
RMS
Startup układu SAM7 (inicjalizacja mikrokontrolera po Resecie):
Jest to programowa realizacja resetu mikrokontrolera
To inaczej nagłówek programu umieszczony w module głównym _main()
Jest to konfiguracja modelu pamięci dla aplikacji użytkownika
Jest to zbiór procedur inicjujących pracę mikrokotrolera przed wywołaniem modułu głównego _main()
Zarządzanie procesami w systemie wbudowanym polega na:
Wszystkie odpowiedzi są poprawne
Blokowanie zasobów dla procesów
Synchronizację współpracy procesów
Organizacja wymiany informacji między procesami
Architektura systemu wbudowanego SCR dla układu SAM7
Zbudowana je wg modełu klasycznego z mechanizmem współdzielenia zasobów
Przyjmuje model mikrojądra z wyszciehólnioną mafistralą programową
Powiada budowę monolityczną ze sterownikami urządzeń umierzczonymi w jądrze systemu
To prosty program wbudowany z szeregiem procedur wywoływanych zgodnie z logiką programu
Schemat logiczny sterownika PLC jako rozwiązanie systemu wbudowanego:
Posiada budowę warstwową w której występują jednostki ALU, sterownki urządzeń we/wy, interpreter poleceń, interfejsy
Posiada budowę warstwową, w której występują układy we I układy wy. Markery, licznikim timery oraz rejestry
Definiuje interfejsy komunikacyjne oraz interfejs użytkownika
Definiuje zasoby systemowe, zadania, zmienne globalne...
Cykł pracy sterownika PLC:
Zatrzymanie pracy sterownika, wykonywany jest na fazie wykonania programu
Posiada następujące fazy: odczyt wejść, wykonanie programu, zapis wyjść, testowanie I komunikacja
Cukl fazy wykonawczej dotyczy operacji na danych na bieżąco czytanych z wejść sterownika
Faza komunikacji I testu mogą być pominiętee przy autonomicznej pracy sterownika
Układ pamięciowy sterownika PLC
Realizuje samopodtrzymanie z wykorzystaniem układu pamięci R-S dla zbocza narastającego
Realizuje samopodtrzymanie z wykorzystaniem układu pamięci R-S dla zbocza opadającego
Ustawia na wyjściu Q elementu pamięciowego „0”
Ustawia na wyjściu Q elementu pamięciowego „1”
Dostęp do urządzeń zewnętrznych uzyskujemy poprzez rejestry specjalne. Który tryb dotyczy dostępu z wykorzystaniem adresu bazowego
Adres bazowy jest adresem fizycznym początku przestrzeni adresowej układów we/wypPioSodrRegister = (uint32_t*) 0xF0000000;*pPioSodrRegister = (1<<<23);
Adresem bazowym jest adres fizyczny rejestru w górnej części przestrzeni adresowej zarezerwowanej dla układów we/wypPioSodrRegister = (uint32_t*) 0xFFFFF630;*pPioSodrRegister = (1<<23);
Adres bazowy jest adresem początku segmentu pamięci sterowników urządzeń odwzorowanej wewnętrznej pamięci RAMpPioSodrRegister = (uint32_t*) 0x00200000;*pPioSodrRegister = (1<<23);
Adres bazowy jest adresem fizycznym pierwszego rejestru specjalnego umieszczonego w przestrzeni adresowej zarezerwowanej dla danego układu we/wy#define AT91C_BASE_PI0B ((AT91PS_PI0) 0xFFFFF600)AT91C_BASE_PIOA->PIO_SODR = 0xFF;
Sterownik przerwań AIC układu SAM7:
Obsługuje przerwania niemaskowalne do których należą przerwania o ID=1.
Obsługuje przerwania SWI, IRQ I FIQ
Służy do synchronizacji zadań synchronicznych I asynchronicznych zgłaszanych przez układy peryferyjne
Obsługuje zgłoszenia żądania przerwania od wewnętrznych układów peryferyjnych generując sygnał IRQ lub FIQ dla jednostki CPU (ARM7)
Standard USB
Umożliwia dostarczenie napięcia zasilającego 12
Umożliwia transmisje danych w trybie izochronicznym
Umożliwia dołączenie do 255 urządzeń do magistrali
Posiada 32 logiczne zakończenia potoków – end-pointy 0 – 3
.Do jednych z najważniejszych funkcji sterownika SPI należy:void SPI_Konfiguracja(pS_SPI pSpi, int tryb){pSpi->MR = tryb;}
Funkcja konfigurująca główne parametry pracy układu SPI. Parametrami wejściowymi są: wskaźnik do struktury S_SPI oraz zmienna tryb, który zostanie wpisany do rejestru MR.
Funkcja umożliwia konfigurację parametrów transmisji dla poszczególnych urządzeń. Parametrami wejściowymi są: wskaźnik do struktury S_SPI, numer konfigurowanego urządzenia lub konfiguracja tego urządzenia,
Funkcja konfigurująca, uniwersalność funkcji umożliwia wykonanie każdej operacji związanej z ustawieniami głównych parametrów pracy, parametrów transmisji dla poszczególnych urządzeń oraz zmianę urządzenia, z którym przeprowadzana jest transmisja danych.
Funkcja umożliwia zmianę urządzenia, z którym przeprowadzana jest transmisja danych. Parametrami wejściowymi są: wskaźnik do struktury S_SPI oraz tryb (master/slave)
Jednostka centralna ARM 7 zbudowana jest :
Z dwóch buforów magistrali adresowej I danych. Podwójny bufor magistrali adresowej umożliwiający schemat dostępu do pamięci _Read-Modify-Write
Posiada równoległą mnożarkę 32x32 wykonującą operacje na liczbach U2 oraz rejestr skalujący umożliwiający wykonywanie operacji z akumulacją
Jednostki stałoprzecinkowej ALU oraz zmiennoprzecinkowej FPU
Z bloku 31 rejestrów ogólnego przeznaczenia, rejestru stanu CPSR I 6 rejestrów pomocniczych SPSR dla wyjątków obsługiwanych przez rdzeń.
Makrodefinicja *AT91C_PIOB_SODR = AT91C_PIO_PB23; wymaga:
Definicji wskanika: typedef unsigned int AT91_REG;
Definicji bitu #define AT91C_PIO_PA23 ((unsigned double int) 1 <<; 23)
Definicji rejestru PIO_SODR: #define AT91C_PIOB_SODR ((AT91_REG *) 0xFFFFF600)
Definicji bitu #define AT91C_PIO_PB23 ((unsigned int) 1 << 23)
Moduł TWI procesorów ARM jest odpowiednikiem standardu opracowanego przez firmę Philips (firma Philips posiada patent na interfejs I2C). Cechy interfejsu SWI procesora AMR firmy ATMEL:
Wszystkie odpowiedzi są poprawne
Transfery poszczególnych bajtów wyzwalane są przerwaniam
Automatyczne wykrywanie stanu zajętością magistrali oraz automatycznie przejście do trybu Slave w przypadku kolizji na magistrali (Arbitration-lost interrupt)
Transmisja danych master - slave z częstotliwością zegara do 400 kHz
Organizacja bufora danych opiera się na kolejce FIFO.Kiedy następuje przepełnienie kolejki danych (brak miejsca w kolejce:
H - T > 0
T - H = 0
T - H = -1
T - H = 1
Procedura przerwania od timera PIT _void PIT_interrupt ():
Ponieważ timer PIT jest timer-em systemowym automatycznie zeruje liczniki timera
Wymaga sprawdzenie, czy przerwanie pochodzi od timera PIT
Przekazuje informację o zakończeniu obsługi przerwania po sprawdzeniu flag od innych urządzeń systemowych
Automatycznie kasuje flagę timera PITS
Przestrzeń adresowa przyporządkowana portom mikrokontrolera rodziny SAM7
Znajduje się w górnej przestrzeni adresowej układu SAM7, od adresu 0xF000 000 do której mamy dostęp bezpośredni
Znajduje się w przestrzeni adresowej zarezerwowanej dla CPU I urządzeń systemowych
Znajduje się w dolnej przestrzeni adresowej układu SAM7, do której mamy dostęp rejestrowy
Znajduje się w górnej przestrzeni adresowej układu SAM7, od adresu 0x1000 000 do której mamy dostęp bezpośredni
Rejestr statusowy CPSR (Current Program Status Register) procesora ARM:
Umożliwia zgłoszenie wyjątku Abort
Zawiera informacje o bieżącym trybie pracy Thumb/ARM
Umożliwia zgłoszenie wyjątku UNDEF
Wszystkie odpowiedzi są poprawne
Tryby pracy procesora ARM, w którym obsługiwane są przerwania
SUPERVISOR, USER, SYSTEM
USER, SYSTEM, ABORT
SYSTEM, IRQ, FIQ
SWI, IRQ, FIQ
Tryby pracy procesora ARM, w którym wykonywany jest program główny, to:
USER, SYSTEM, ABORT
USER, IRQ, FIQ
SYSTEM, IRQ, FIQ
SUPERVISOR, USER, SYSTEM
USER, IRQ, FIQ
Przerwania są specyficzną odmianą wyjątku. Wszystkie dostępne wyjątki w rdzeniu
Wyjątki IRQ oraz FIQ są zgłaszane przez urządzenia peryferyjne, aby mogły zaistnieć musi zostać wyzerowany bit 6 (FIQ) i/lub bit 7 (IRQ)
Przerwanie programowe, zwane także wyjątkiem, jest to przerwanie które jest spowodowane przez wywołanie instrukcji SWI w trybie supervisor.
Dwupoziomowy system przerwań (współdzielonych) zapewnia poprzez maskowanie możliwość zmian domyślnych priorytetów
Przerwania (wyjątki) programowe I sprzętowe są obsługiwane bezpośrednio przez CPU
Tryb pracy Abort procesora ARM wykorzystywany jest w przypadku, gdy:
Procesor wykona operację zapisu rejestru CPSR pracując w trybie User
Procesor rozpocznie wykonywanie nieznanego rozkazu
Zostanie zgłoszone przerwanie
Podczas wystąpienia wyjątku związanego z dostępem do pamięc
Cechy portu diagnostycznego DBGU (DeBuG Unit) – wskaż niepoprawną odpowiedź:
Analiza poprawności odebranych ramek,
Możliwość zgłaszania przerwań systemowych współdzielonych (PIT, RTT, WDT,DMA, PMC, RSTC, MC)
Sygnalizacja przepełnionego bufora TxD lub RxD,
Synchroniczna transmisja danych zgodna ze standardem RS232,
Cechy interfejsu SPI
Wykorzystuje bity wyboru (chip select) do adresowania urządzeń zewnętrznych
Posiada dwa tryby transmisji: Mode 1 (master - slave) I Mode 2 (slave - master).
Umożliwia zaadresowanie do 16 urządzeń zewnętrznych w trybie synchronicznym I asynchronicznym
Wymiana danych odbywa się w trybie transmisji półdupleksowej
Zarządzanie procesami w systemie wbudowanym polega na :
Organizacji wymiany informacji między procesami
Wszystkie odpowiedzi są poprawne
Alokowanie zasobów dla procesów
Tworzenie, blokowanie I usuwanie procesów.
Synchronizację współpracy procesów.
Architektura systemu wbudowanego (SCR) dla układu SAM7
Zbudowana jest wg modelu klasycznego z mechanizmem współdzielenia zasobów
Przyjmuje model mikrojądra z wyszczególnioną magistralą programową
Posiada budowę monolityczną ze sterownikami urządzeń umieszczonymi w jądrze systemu
To prosty program wbudowany z szeregiem procedur wywoływanych zgodnie z logiką programu
Posiada budowę monolityczną z coś tam użytkownika
Blok kontrolny procesu PCB zawiera wiele informacji związanych z danym procesem, które obejmują:
Informacje o planowaniu przydziału czasu procesora: numer I liczba kwantów pracy procesora w ramach epoki.
Informacje o zarządzaniu pamięcią: Mogą to być informacje takie, jak zawartości rejestrów indeksowych I wskaźnikowych, tablice stron zależnie od organizacji pamięci używanej przez system operacyjny
Licznik rozkazów: Licznik ten wskazuje adres następnego rozkazu do wykonania w procesie.
Rejestry specjalne zależne od architektury mikrokontrolera, takie jak: rejestry indeksowe, rejestry używanych układów we/wy, timerów, itp.
Funkcje systemowe w systemach wbudowanych wielowątkowych:
Wywołanie funkcji wymaga pracy w trybie supervisor (w ARM7)
Wszystkie odpowiedzi są prawidłowe
Przekazywanie parametrów do funkcji obudowującej wywołanie systemowe odbywa się w przerwaniu programowym INT 80 za pomocą stosu
Zapewniają sterowanie przepływem danych pomiędzy aplikacją a plikami umieszczonymi w pamięci rozszerzonej systemu np. Na karcie SD na której zastosowano system plików FAT32
Numer funkcji przekazywany jest przez rejestr ogólnego przeznaczenia eax (w x86) a status potwierdzenia przez ebx (w x86)
Hard real-time systems to system, który cechuje:
Wymaga pamięci pomocniczej w celu organizacji bloków wymiany danych między procesami
Rzadkie niedotrzymanie terminów ukończenia zadań jest dopuszczalne, ale może pogorszyć jakość usług systemu
Nie posiada pamięci wirtualnej
Zadania wykonywane są tak szybko jak to możliwe
planuje ograniczenia opóźnień w systemie dla zadań RT I non-RT
umożliwia współpracę z systemami z podziałem czasu
Proces systemu wbudowanego posiada następujące atrybuty/zasoby:
blok PCB, który zawiera Stan procesu, Licznik rozkazów, Rejestry procesora oraz zaplanowane operacje we/wy
Blok PCB, który zawiera Stan procesu, listę otwartych plików oraz listę używanych rejestrów specjalnych I instrukcji uprzywilejowanych
Pamięć (wirtualną), dane, unikalny PID, timer systemowy, listę deskryptorów otwartych plików
Blok PCB, który zawiera listę otwartych deskryptorów oraz informacje o zarządzaniu pamięcią
Przerwania są specyficzną odmianą wyjątku. Wszystkie dostępne wyjątki w rdzeniu
Przerwanie programowe, zwane także wyjątkiem, jest to przerwanie które jest spowodowane przez wywołanie instrukcji SWI w trybie supervisor.
Przerwania (wyjątki) programowe I sprzętowe są obsługiwane bezpośrednio przez CPU
Przerwania od urządzeń systemowych (timer PIT, port DBGU, ... są uprzywilejowane I występują dla ID=0
Dwupoziomowy system przerwań (współdzielonych) zapewnia poprzez maskowanie możliwość zmian domyślnych priorytetów
Wyjątki IRQ oraz FIQ są zgłaszane przez urządzenia peryferyjne, aby mogły zaistnieć musi zostać wyzerowany bit 6 (FIQ) i/lub bit 7 (IRQ).
Wywłaszczanie w systemach wbudowanych polega na wstrzymanie aktualnie wykonywanego zadania (np. Proces lub wątek), aby umożliwić działanie innemu zadaniu. Jakie korzyści daje wywłaszczanie:
Umożliwia bezkolizyjne blokowanie zadań odpowiedzialne za obsługę przerwań sprzętowych
Nie ingeruje w system przerwań
Zabiera więcej czasu I zasobów na zachowanie aktualnego stanu ale umożliwia to szybkie wznowienie wywłaszczonego procesu
Zapewnia szybszą odpowiedź na nowe zdarzenie w systemie
Fukcję XOR można zapisać w języku strukturalnym, następująco:
LD 0.0 AND NOT 0.1 LD 0.0AND 0.1 ORLD OUT 1.0
LD NOT 0.0 AND NOT 0.1 LD 0.0 AND 0.1 ORLD OUT 1.0
LD 0.0 AND 0.1 LD NOT 0.0 AND NOT 0.1 ORLD OUT 1.0
LD 0.0 AND NOT 0.1 LD NOT 0.0 AND 0.1 ORLD OUT 1.0
Pewność systemu jest miarą jego zdolności do nieprzerwanego poprawnego działania w pewnym przedziale czasowym. Może być mierzona jako:
średni czas naprawy - MTTR
średni czas pomiędzy awariami (MTTF)
Wszystkie odpowiedzi są poprawne
średni czas do awarii – MTTF
Inwersja priorytetów jako mechanizm ograniczają zjawisko zakleszczenia realizowana jest poprzez algorytm:
FCFS (first come, first serve)
RMS – Rate Monotonic Scheduling Algorithm
Ceiling Semaphore Protocol
SJF (shortest job first)
Jądro systemów czasu rzeczywistego stanowi swoiste spoiwem łączący cały system. Jego funkcje to – wskaż NIEPOPRAWNĄ odpowiedź:
Programy mają do czynienia z jądrem za pomocą specjalnych procedur bibliotecznych, nazywanych „wywołaniami jądra” ang. „kernel calls”, które wykonują kod umieszczony w jądrze
Wszystkie podsystemy, włączając aplikacje użytkownika, komunikują się nawzajem używając mechanizmu przekazywania wiadomości, dostarczanego przez jądro za pomocą „wywołań jądra”
Wywołania jądra powoduje wykonywanie kodu w jądrze podczas np.: komunikacji IPC lub podczas obsługi przerwań, timerów, wątków itp
Wywołania jądra są wywłaszczające co powoduje blokadę/ zatrzymanie aktualnie wykonywanych zadań
System RTOS przewidziany do działania w urządzeniu opartym na mikrokontrolerze, musi spełniać szereg warunków:
Wszelkie opóźnienia systemu operacyjnego są mierzone jak dla systemu Firm real-time systems (w dziesiątych częściach sekundy lub krótszych odstępach czasu)
Reagować płynnie na zadania zależne od czasu I innych zdarzeń zachodzących w otoczeniu
Zapewnia współbieżność tylko dla zadań RT
Wykorzystywać specyfikę architektury urządzenia, w tym pamięci wbudowanej na którym działa w odniesieniu do budowy sterowników urządzeń
Algorytm RMS – Rate Monotonic Scheduling Algorithm
Wszystkie odpowiedzi są poprawne
posiada duży limit szeregowalności – wszystkie zadania będą wykonane na czas.
pozwala na szeregowanie zadań aperiodycznych –jest gwarantowane ich wykonanie na czas
Cechuje się 100% szeregowalnością zadań - im bliższy deadline, tym wyższy priorytet;
Algorytm szeregowania bazujący na statycznych priorytetach, pierwsze zadania, które zostaną szeregowane posiadają krótszy czas wykonania – wyższy jego priorytet
Przełączanie wątków dla systemu wbudowanego na platformę AT91SA7 odbywa się:
W przerwaniu od timera PIT z uwzględnieniem zadań szeregowanych oraz planowanego czasu wykonania bieżącego zadania
W przerwaniu SW1 poprzez wywłaszczenie jądra systemu
W przerwaniu od timera PIT na końcu każdej epoki.
W przerwaniu SW1 poprzez przywrócenie sterowania do funkcji obsługującej wektor przerwań
{"name":"Wbudowane - zaliczenie", "url":"https://www.quiz-maker.com/QPREVIEW","txt":"Test your knowledge on embedded systems with this comprehensive quiz designed for enthusiasts and professionals alike. Whether you're a student, a teacher, or a certification candidate, this quiz covers essential topics related to real-time systems, process management, and device interfacing.Key Features:47 challenging questionsMultiple-choice formatInstant feedback on your answers","img":"https:/images/course3.png"}