SW
Test Your ARM Knowledge
Are you ready to challenge your understanding of ARM processors and their architecture? This quiz will test your knowledge across various topics including processor modes, memory types, interface standards, and more.
- 23 engaging questions
- Multiple choice format
- Great for tech enthusiasts and students alike
Procesor z rodziny ARM:
-jest układem o złożonej architekturze CISC (Complex Instruction Set Computer)
-jest układem o zredukowanej liczbie rozkazów RISC (reduced Instruction Set Komputer)
-posiada 8 bitowa magistrale adresowa
-posiada kilka rejestrów statusowych CPSR (Current Program Status Register)
Rejestry procesora realizowane są w postaci:
-szybkiej pamięci magnetycznej
-przerzutników pamięci SRAM
-szybkiej pamięci dynamicznej
-uproszczonych kart perforowanych
-ulotnej pamięci statycznej
Tryb pracy FIQ procesora ARM wykorzystywany jest w przypadku, gdy:
-zostanie zgłoszone przerwanie
-procesor rozpocznie wykonywanie nieznanego rozkazu
-procesor wykona operacje zapisu rejestru CPSR pracując w trybie USER
-podczas wystąpienia wyjątku związanego z dostępem do pamięci
Rejestr statusowy CPok (Current Program status Register) procesora ARM:
-umożliwia globalne wyłączenie przerwań IRQ
-umożliwia globalne włączenie przerwań FIQ
-umożliwia zmianę trybu pracy
-umożliwia zgłoszenie wyjątku Abort
Port komputera z wyjściem typu otwarty dren:
-jest wyposażony w dwa komplementarne tranzystory MOS (z kanałem n oraz z kanałem p)
-wymaga użycia rezystora podciągającego
-wymaga zasilania napięciem przemiennym
-jest wykorzystywany w interfejsie I2C
Mikroprocesor to układ cyfrowy:
Wyposażony w jednostkę arytmetyczno-logiczna ALU
Wyposażony w pamięć programu
Wyposażony w magistralę do podłączania pamięci oraz układów peryferyjnych
Wyposażony w rejestry konfiguracyjne, adresowe, danych
Wyposażony w magistralę adresową I danych
Obsługujący przerwania zewnętrzne I danych
Komunikujący się z pamięciami oraz urządzeniami peryferyjnymi przy pomocy magistral
Zbudowany z analogowej jednostki logicznej ALU
Rejestr statusowy LESS procesora ARM:
Zawiera informacje o bieżącym trybie pracy thumb/ARM
Umożliwia zmianę trybu pracy
Umożliwia globalne maskowanie przerwań FIQ
Umożliwia zgłoszenie wyjątku RESET
Interfejs zgodny ze standardem EIA RS-232
Umożliwia realizację transmisji równoległej
Umożliwia realizację transmisji szeregowej
Umożliwia realizację transmisji w obu kierunkach jednocześnie full 0-duplex
Umożliwia realizację transmisji różnicowej
Umożliwia obsługę kilku urządzeń podrzędnych
Ramka danych zawiera, między innymi, bit startu
Ramka danych interfejsu zgodnego ze standardem EIA RS-232 może składać się z:
8 bitów danych
12 bitów danych
Pojedynczego bitu stopu
Podwójnego bity stopu
Pojedynczego bitu startu
Standard I2C:
Umożliwia realizację transmisji równoległej
Umożliwia realizację transmisji szeregowej
Obsługę kilku urządzeń podrzędnych
Umożliwia realizację transmisji różnicowej
Umożliwia realizację transmisji w jednym kierunku w danym czasie (half-duplex)
Jest Wyposażony w dwa komplementarne tranzystory MOS (z kanałem typu n oraz z kanałem typu p)
Pozwala na transmisję danych z szybkością większą niż 100Mb/s
Pozwala na transmisję danych do maksymalnie 16 urządzeń Slave
Wymaga użycia sygnału wyboru układu chip select
Interfejs SPI:
Umożliwia realizację transmisji master slave
Umożliwia realizację transmisji multi-master-slave
Umożliwia realizację transmisji master multi slave
Do transmisji potrzebuje przynajmniej trzy sygnały(nie licząc sygnału masy)
Umożliwia obsługę kilku urządzeń podrzędnych
Standard USB (Universal Serial Bus)
Umożliwia dołączenie do 127 urządzeń do magistrali
Umożliwia automatyczną korekcję błędów
Umożliwia transmisję danych w trybie Low lub Full Speed
Umożliwia dostarczenie napięcia zasilającego 12 V
Umożliwia transmisję danych w trybie izochronicznym
Umożliwia realizację transmisji o szybkości do 5 gb/s
Umozliwia automatyczna korelacje bledow
Cechy architektury von Neumanna:
- rozkazy I dane przechowywane są w tej samej pamięci
- nie da się rozróżnić danych od rozkazów (instrukcji)
- możliwość pracy równoległej jednoczesny odczyt danych z pamięci programu oraz danych
- często stosowana w mikrokontrolerach jednoukładowych
Tryb pracy Abort procesora ARM wykorzystywany jest w przypadku, gdy:
Zostanie zgłoszone przerwanie
Procesor rozpocznie wykonywanie nieznanego rozkazu
Procesor wykona operację zapisu rejestru CPSR pracując w trybie User
Podczas wystąpienia wyjątku związanego z dostępem do pamięci
Rejestr statusowy CPSR (current program status register) procesora ARM:
- zawiera informację o bieżącym trybie pracy Thumb/ARM
- zawiera informację o bieżącym trybie pracy Jazelle/ARM
- zawiera flagi statusu wykonanych operacji N, Z, C, V
- umożliwia zmianę trybu pracy
- umożliwia globalne maskowanie przerwań FIQ
- udostępnia rezultaty operacji jednostki arytmetyczno-logicznej
- umożliwia globalne wyłączenie/włączenie przerwań FIQ
- umożliwia globalne wyłączenie/włączenie przerwań IRQ
- umożliwia zmianę częstotliwości zegara taktującego rdzeń procesora w celu oszczędzania energii - umożliwia obsługę wyjątków związanych z buforami FIFO
- umożliwia zgłaszanie przerwań FIQ
- umożliwia zgłaszanie wyjątku RESET
- umożliwia zgłaszanie wyjątku Abort
- umożliwia zgłaszanie wyjątku UNDEF
Rejestry procesora:
- stanowią najwyższy szczebel w hierarchii pamięci (najszybszy dostęp)
- realizowane są w postaci przerzutników dwustanowych
- służą zwykle do przechowywania skomplikowanych struktur danych (tablice)
- rejestry mapowane na przestrzeń pamięci przechowują ustawienia urządzeń peryferyjnych
Sterownik urządzenia (driver) to fragment programu:
- dostarczający zestaw funkcji obsługujących urządzenia peryferyjne procesora
- pracujący w przestrzeni Jądra systemu operacyjnego
- pod systemem operacyjnym odwołujący się bezpośrednio do rejestrów danego urządzenia
- sterowniki zwykle pisane są w języku niskiego poziomu (np. asembler)
Tryb pracy IRQ procesora ARM wykorzystywany jest w przypadku, gdy:
- podczas obsługi przerwania od urządzenia peryferyjnego, np. timera
- procesor rozpocznie wykonywanie nieznanego rozkazu
- podczas wystąpienia wyjątku związanego z dostępem do pamięci programu
- podczas wystąpienia wyjątku związanego z dostępem do pamięci danych
Rejestr ARM o akronimie PIO_PER służy do:
- ustawienia portu procesora jako wyjście
- ustawienia portu procesora jako wejście
- włączenia sterowania portem wejście-wyjście przez urządzenia peryferyjne
- włączenia rezystora podciągającego piny portu wejścia-wyjścia
Timer procesora:
- pozwala na konfigurację kierunku portu wejścia-wyjścia
- są wykorzystywane w systemach wbudowanych do budowania kolejek FIFO
- zlicza elementami cykle zegarowe, które można przeliczyć na opóźnienie czasowe, np. 20ms
- służy do generowania przerwań po upływie zadanego okresu czasu
- umożliwia zmianę częstotliwości zegara taktującego rdzeń procesora w celu oszczędzania energii
- nie są wykorzystywane w systemach wbudowanych ze względu na duży koszt produkcji
Cechy architektury harwardzkiej:
- rozkazy I dane przechowywane są w tej samej pamięci
- nie da się rozróżnić danych od rozkazów (instrukcji)
- możliwość pracy równoległej - jednoczesny odczyt danych z pamięci programu oraz danych
- często stosowana w mikrokontrolerach jednoukładowych
4. Pamięci statyczne RAM (static random access memory)
- są zbudowane z przerzutników bistabilnych
- służą do buforowania danych, np. bufory FIFO,LIFO
- tracą dane po wyłączeniu zasilania
- służą między innymi do przechowywania tymczasowych wyników obliczeń
- charakteryzują się krótkim czasem dostępu I niewielkim poborem energii
- posiadają linie CS służącą do wyboru układu pamięci
- są rzadko wykorzystywane w systemach wbudowanych ze względu na duży koszt produkcji
- charakteryzują się nieulotnością przechowywanej informacji
- nie pozwalając na usunięcie raz zapisanych informacji
- mogą być kasowane wyłącznie światłem ultrafioletowym
{"name":"SW", "url":"https://www.quiz-maker.com/QPREVIEW","txt":"Are you ready to challenge your understanding of ARM processors and their architecture? This quiz will test your knowledge across various topics including processor modes, memory types, interface standards, and more.23 engaging questionsMultiple choice formatGreat for tech enthusiasts and students alike","img":"https:/images/course8.png"}