PS - 1
Signal Processing Quiz
Test your knowledge on the intricacies of signal processing and microprocessor instruction sets with our engaging quiz. Designed for both enthusiasts and professionals, this quiz will challenge you on various aspects of signal processing and architecture.
- Multiple choice and checkbox questions
- Covers addressing modes, instruction sets, and pipeline execution
- Perfect for students, teachers, and certification seekers
Instructiunile de salt pot avea următoarele forme suportate de diverse procesoare de semnal:
Multiciclu (saltul se execută după o întârziere de câteva cicluri)
Saltul întârziat cu anulare (instrucţiunile aflate după instrucţinea de salt pot anula saltul, dacă anumite condiţii nu sunt îndeplinite)
Condiţionat (să execute saltul doar dacă este îndeplinită una sau mai multe condiţii) şi necondiţionat (saltul se execută mereu)
întârziat (permite procesorului să execute câteva instrucţiuni aflate după instrucţiunea de salt, înainte ca saltul să fie executat efectiv)
Din ce categorie de moduri de adresare face parte instrucţiunea „MUL a", care are ca rezultat AX=AL*a, unde AX şi AL sunt registrele procesorelui folosite implicit pentru operaţia de înmulţire şi „a" este o variabilă oarecare pe 8 biţi :
Adresare directă la memorie
Adresare implicită
Adresare imediată
adresare directă la registru
Din ce categorie de moduri de adresare face parte instrucţiunea „A6=A6+* R6", care are ca efect adunarea valorii stocate la locaţia de memorie indicată de conţinutul registrului R6 la valoarea stocată în registrul acumulator A6:
Adresare indirectă cu registru cu adresare modulo
Adresare indirectă cu registru
Adresare indirectă cu registru cu pre sau post incrementare
adresare indirectă cu registru cu indexare
Care din afirmaţiile referitoare la setul de instrucţiuni de rotaţie ale procesoarelor de semnal sunt adevărate:
Pot fi considerate operatii de deplasare circulara
Nu există astfel de operatii la procesoarele de semnal
Operatiile de rotatie stanga/dreapta se executa cu un singur bit
Operatiile de rotatie stanga/dreapta se executa cu minim 2 sau 4 biti
Tensiunea de alimentare nominală a unui procesor de semnal este descrisă ca fiind Vcc=SV +/- 5%. Care din următoarele tensiuni se încadrează în plaja data:
4,65V
5.28V
5.40V
4.85V
Porturile gazdă întâlnite la procesoarele de semnal:
lucrează în regim DMA în mod uzual (data prezentă la port este scrisă automat în memoria procesorului de semnal fără a-l opri, cu sau fără întreruperi)
Sunt porturi seriale direcţionale specializate de 8 biţi sau de 16 biti
Nu poate fi folosit pentru a controla procesorul digital de semnal (nu poate să-l forţeze să execute intrucţiuni sau rutine de serviciu de întrerupere, să citească sau să scrie registre/memoria, etc)
sunt porturi seriale unidirecţionale nespecializate
În cazul execuţiei instrucţiunilor în pipeline, hazardul poate fi eliminat prin:
Reordonarea instructiunilor prin încărcarea lor într-un buffer de instrucţiuni si execuţia lor în mod dinamic
Hazardul din pipeline nu poate fi eliminat
Avansarea datelor (rezultatelor) între instrucţiuni şi între etapele pipeline-ului
Eliminarea dependenţei de date prin introducerea de NOP-uri între instucţiunile care depind de aceleaşi date
Care din următoarele facilităţi sunt specifice procesoarelor de semnal pentru execuţia buclelor?
registre speciale pe post de contor de bucla
Buclare hardware pentru execuţia buclelor fără cicluri maşină suplimentari
Sunt identice cu cele de la procesoarele de uz general
Instrucţiuni de salt (software)
Modul de adresare care foloseşte un buffer circular de tip FIFO este:
Adresare indirectă cu registru cu adresare modulo
Adresare indirectă cu registru
Adresare indirectă cu registru cu pre sau post incrementare
Adresare indirectă cu registru cu indexare
În In cazul procesoarelor de semnal, realizarea stivei poate fi efectuată prin următoarele metode:
Niciunul din răspunsurile date
Stiva software cu registru de memorare al vârfului stivei
Stiva hardware cu memorie RAM
cu set specializat de registre
La procesoarele care nu accepta operatia de inversare a bitilor ·mplementata in unitatea de generare a adreselor, pentru generarea adreselor cu bîtii inversati este utilizata:
Deplasarea
Comparatia
Rotatia
Lnstructiuni cu executie conditionata
Ln figura de mai jos este reprezentat un pipelin cu:
1 etaj
3 etaje
4 etaje
2 etaje
{"name":"PS - 1", "url":"https://www.quiz-maker.com/QPREVIEW","txt":"Test your knowledge on the intricacies of signal processing and microprocessor instruction sets with our engaging quiz. Designed for both enthusiasts and professionals, this quiz will challenge you on various aspects of signal processing and architecture.Multiple choice and checkbox questionsCovers addressing modes, instruction sets, and pipeline executionPerfect for students, teachers, and certification seekers","img":"https://cdn.poll-maker.com/104-5105792/img-pvdhllnzpjmn05g9rqjssks1.jpg"}