ASC-1

A detailed illustration of computer architecture highlighting data dependencies, processor types, and cache memory structures, with graphs and flowcharts in a tech-inspired design.

Data Dependencies and Architecture Quiz

Test your knowledge on data dependencies, processor architectures, and cache memory concepts through this engaging quiz. Perfect for students and professionals aiming to reinforce their understanding of computer architecture.

9 challenging questions
Multiple choice and checkbox formats
Immediate feedback on your answers

9 Questions2 MinutesCreated by AnalyzingData42

Conform taxonomiei lui Flynn, procesorul von Neumann face parte din clasa:

MISD

SIMD

MIMD

SISD

Frecvența maximă a ceasului unui procesor pipeline este limitată de:

Numărul de niveluri de pipeline

Timpul de acces al memoriei principale

Numărul de unități de execuție

Timpul de acces al memoriei cache

Timpul de propagare al celui mai rapid nivel

Timpul de propagare al celui mai lent nivel

Arhitectura von Neumann are

O singură memorie și o singură magistrală de access.

Memorii separate pentru date și instrucțiuni, fiecare cu magistrala ei de access.

O singură memorie și magistrale separate pentru instrucțiuni și pentru date.

Niniuna din celelalte variante nu este corectă

Memorii separate pentru date și instrucțiuni, și o singură magistrală de access.

Microarhitectura Thornton este caracterizată prin:

Planificarea statică a instrucțiunilor

Planificarea dinamică centralizată a instrucțiunilor

Planificarea dinamică distribuită a instrucțiunilor

Inițierea execuțiiei instrucțiunilor în ordine (in-order issue)

Inițierea execuțiiei instrucțiunilor în afara ordinii (out-of-order issue)

O memorie cache de 16 KB cu asociativitate partiala de 8 căi este folosită de un procesor ce operează cu date de 16 biți pentru optimizarea accesului la memoria principală folosind blocuri de memorie de 8 cuvinte de date. Câte linii de memorie cache are fiecare cale?

ASC-1

Data Dependencies and Architecture Quiz

More Quizzes